विनिर्देश
T5L2 ASIC | T5L2 ASIC एक कम-शक्ति, लागत प्रभावी, GUI और एप्लिकेशन अत्यधिक एकीकृत सिंगल-चिप डुअल-कोर ASIC है जिसे 2019 में छोटे आकार के एलसीडी और बड़े पैमाने पर उत्पादित के लिए DWIN टेक्नोलॉजी द्वारा डिज़ाइन किया गया है। |
रंग | 16.7M रंग | ||
एलसीडी प्रकार | आईपीएस, टीएफटी एलसीडी | ||
देखने का दृष्टिकोण | वाइड व्यूइंग एंजेल, 85°/85°/85°/85°(L/R/U/D) का विशिष्ट मान | ||
प्रदर्शन क्षेत्र (एए) | 154.21मिमी (डब्ल्यू)×85.92मिमी (एच) | ||
संकल्प | 1024*600 | ||
बैकलाइट | अगुआई की | ||
चमक | DMG10600F070_01WTC:250nit DMG10600F070_01WTCZ01:250nit DMG10600F070_01WTCZ02:50nit DMG10600F070_01WN:300nit |
पावर वोल्टेज | 3.6~5.5V | ||
ऑपरेशन करंट | 600mA VCC=5V, अधिकतम बैकलाइट | ||
200mA VCC=5V, बैकलाइट बंद |
वर्किंग टेम्परेचर | -10℃~60℃ | ||
भंडारण तापमान | -20℃~70℃ | ||
कार्यशील आर्द्रता | 10%~90%आरएच, 60% आरएच का विशिष्ट मूल्य |
प्रयोक्ता इंटरफ़ेस | 50पिन_0.5मिमी एफपीसी | ||
बॉड दर | 3150~3225600बीपीएस | ||
आउटपुट वोल्टेज | आउटपुट 1;3.0~3.3 वी | ||
आउटपुट 0;0~0.3 वी | |||
इनपुट वोल्टेज (आरएक्सडी) | इनपुट 1;3.3V | ||
इनपुट 0;0~0.5V | |||
इंटरफेस | UART2: टीटीएल; UART4: TTL;(केवल OS कॉन्फ़िगरेशन के बाद उपलब्ध है UART5: TTL; (केवल OS कॉन्फ़िगरेशन के बाद उपलब्ध) | ||
डेटा स्वरूप | यूएआरटी2: एन81; UART4: N81/E81/O81/N82;4 मोड (OS कॉन्फ़िगरेशन) UART5: N81/E81/O81/N82;4 मोड (OS कॉन्फ़िगरेशन) |
नत्थी करना | परिभाषा | मैं/ओ | कार्यात्मक विवरण |
1 | 5V | I | बिजली की आपूर्ति, DC3.6-5.5V |
2 | 5V | I | |
3 | जी.एन.डी | जी.एन.डी | जी.एन.डी |
4 | जी.एन.डी | जी.एन.डी | |
5 | जी.एन.डी | जी.एन.डी | |
6 | AD7 | I | 5 इनपुट एडीसी।3.3V बिजली आपूर्ति के मामले में 12-बिट रिज़ॉल्यूशन।0-3.3V इनपुट वोल्टेज।AD6 को छोड़कर, बाकी डेटा 16KHz सैंपलिंग दर के साथ वास्तविक समय में UART3 के माध्यम से OS कोर को भेजा जाता है।AD1 और AD5 का उपयोग समानांतर में किया जा सकता है, और AD3 और AD7 का उपयोग समानांतर में किया जा सकता है, जो दो 32KHz सैंपलिंग AD के बराबर है।AD1, AD3, AD5, AD7 का उपयोग समानांतर में किया जा सकता है, जो 64KHz सैंपलिंग AD के बराबर है;ओवरसैंपलिंग द्वारा 64Hz 16 बिट AD मान प्राप्त करने के लिए डेटा को 1024 बार सारांशित किया जाता है और फिर 64 से विभाजित किया जाता है। |
7 | AD6 | I | |
8 | AD5 | I | |
9 | एडी3 | I | |
10 | एडी1 | I | |
11 | 3.3 | O | 3.3V आउटपुट, अधिकतम भार 150mA। |
12 | एसपीके | O | बजर या स्पीकर चलाने के लिए बाहरी MOSFET।यह सुनिश्चित करने के लिए कि पावर-ऑन निम्न स्तर पर है, बाहरी 10K अवरोधक को जमीन तक खींचा जाना चाहिए। |
13 | एसडी_सीडी | मैं/ओ | SD/SDHC इंटरफ़ेस, SD_CK एक 22pF कैपेसिटर को SD कार्ड इंटरफ़ेस के पास GND से जोड़ता है। |
14 | SD_CK | O | |
15 | SD_D3 | मैं/ओ | |
16 | SD_D2 | मैं/ओ | |
17 | SD_D1 | मैं/ओ | |
18 | SD_D0 | मैं/ओ | |
19 | PWM0 | O | 2 16-बिट पीडब्लूएम आउटपुट।यह सुनिश्चित करने के लिए कि पावर-ऑन निम्न स्तर पर है, बाहरी 10K अवरोधक को जमीन तक खींचा जाना चाहिए। OS कोर को UART3 के माध्यम से वास्तविक समय में नियंत्रित किया जा सकता है |
20 | पीडब्लूएम1 | O | |
21 | पी3.3 | मैं/ओ | यदि दोनों IO से कनेक्ट करने के लिए RX8130 या SD2058 I2C RTC का उपयोग किया जाता है, तो SCL को P3.2 से कनेक्ट किया जाना चाहिए, और SDA को 3.3V तक 10K रेसिस्टर पुल-अप के समानांतर P3.3 से कनेक्ट किया जाना चाहिए। |
22 | पी3.2 | मैं/ओ | |
23 | P3.1/EX1 | मैं/ओ | इसका उपयोग एक ही समय में बाहरी इंटरप्ट 1 इनपुट के रूप में किया जा सकता है, और कम वोल्टेज स्तर या ट्रेलिंग एज इंटरप्ट मोड दोनों का समर्थन करता है। |
24 | P3.0/EX0 | मैं/ओ | इसका उपयोग एक ही समय में बाहरी इंटरप्ट 0 इनपुट के रूप में किया जा सकता है, और कम वोल्टेज स्तर या ट्रेलिंग एज इंटरप्ट मोड दोनों का समर्थन करता है |
25 | पी2.7 | मैं/ओ | आईओ इंटरफ़ेस |
26 | पी2.6 | मैं/ओ | आईओ इंटरफ़ेस |
27 | पी2.5 | मैं/ओ | आईओ इंटरफ़ेस |
28 | पी2.4 | मैं/ओ | आईओ इंटरफ़ेस |
29 | पी2.3 | मैं/ओ | आईओ इंटरफ़ेस |
30 | पी2.2 | मैं/ओ | आईओ इंटरफ़ेस |
31 | पी2.1 | मैं/ओ | आईओ इंटरफ़ेस |
32 | पी2.0 | मैं/ओ | आईओ इंटरफ़ेस |
33 | पी1.7 | मैं/ओ | आईओ इंटरफ़ेस |
34 | पी1.6 | मैं/ओ | आईओ इंटरफ़ेस |
35 | पी1.5 | मैं/ओ | आईओ इंटरफ़ेस |
36 | पी1.4 | मैं/ओ | आईओ इंटरफ़ेस |
37 | पी1.3 | मैं/ओ | आईओ इंटरफ़ेस |
38 | पी1.2 | मैं/ओ | आईओ इंटरफ़ेस |
39 | पी1.1 | मैं/ओ | आईओ इंटरफ़ेस |
40 | पी1.0 | मैं/ओ | आईओ इंटरफ़ेस |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | प0.0 | मैं/ओ | आईओ इंटरफ़ेस |
46 | प0.1 | मैं/ओ | आईओ इंटरफ़ेस |
47 | CAN_TX | O | इंटरफ़ेस कर सकते हैं |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2(OS कोर का UART2 सीरियल पोर्ट) |
50 | UART2_RXD | I |